摘要：文章基于FPGA设计并实现了一款32位RISC CPU。设计过程采用模块化方法，在Quartus Prime 18.1平台上，使用Verilog HDL语言对CPU的底层电路模块进行设计，并通过例化方式构建顶层电路。随后，利用Modelsim工具对（试读）...